#HBM #램리서치 #식각 장비
한국 반도체 기업들을 중심으로 HBM 시장이 확대되면서, HBM3E 및 HBM4로의 세대교체에 따른 새로운 공정 상의 병목 현상이 관찰되고 있다.
본 글에서는 HBM 및 최첨단 반도체 제조 공정에서 식각(Etching) 장비가 병목으로 작용하는 이유와 관련 장비 점유율이 높은 램리서치(LRCX)의 사업 구조를 중립적인 관점에서 분석한다.
■ HBM과 TSV 공정의 기술적 특징
현재 AI 메모리 시장의 주력 제품인 HBM은 전통적인 범용 DRAM과 물리적인 적층 구조가 다름.
기존 메모리가 단일 층으로 평면에 배치되었다면, HBM은 여러 개의 메모리 칩을 수직으로 쌓아 올려 데이터 전송 효율을 높인 형태를 띰.
이처럼 수직으로 적층된 반도체 칩들이 데이터를 원활하게 주고받기 위해서는 각 층을 수직으로 관통하는 미세한 통로가 필수적임.
반도체 업계에서는 이를 TSV(Through Silicon Via, 실리콘 관통 전극) 기술이라고 명명함.
하나의 HBM 칩 내부에는 위아래를 연결하는 수천 개의 미세한 TSV 구멍이 형성되어 있음.
이 구멍은 직경이 매우 좁고 깊이가 깊은 특성을 가지며, 웨이퍼를 정밀하게 뚫고 깎아내는 ‘식각(Etch)’ 공정을 통해 만들어짐.
TSV 공정은 단 한 번의 작업으로 끝나는 것이 아니라 깊이를 파내는 식각, 측면 벽을 다듬는 식각, 절연층을 처리하는 식각 등 다수의 세부 단계가 반복적으로 요구됨.
HBM의 적층 단수가 8단, 12단을 넘어 향후 16단 이상으로 높아질수록, 웨이퍼 당 수행해야 하는 TSV 식각 공정의 횟수는 물리적으로 증가할 수밖에 없음.
■ 식각 공정이 병목 현상으로 작용하는 이유
반도체 8대 공정 중 노광(포토)이나 증착 등은 상대적으로 2차원적인 표면 처리 작업에 가까운 특성을 지님.
반면 식각 공정은 웨이퍼의 실리콘 표면을 물리적, 화학적으로 직접 파내려 가며 3차원 형상을 구현하는 작업임.
일반적인 레거시 반도체 공정에서의 식각은 웨이퍼 표면을 얕게 깎아내는 수준에서 마무리되는 경우가 많음.
그러나 HBM의 TSV 구조처럼 매우 좁고 깊은 ‘고종횡비(High Aspect Ratio)’ 구조를 가공할 때는 기술적 난이도가 급격히 상승함.
깊은 구멍 내부로 플라즈마 가스를 주입하고, 깎여 나온 부산물을 좁은 입구 밖으로 배출하며, 측면 벽이 훼손되지 않도록 보호하는 작업을 동시에 제어해야 함.
가공 중 구멍의 각도가 조금이라도 틀어지거나 벽면이 거칠어지면 전기 신호가 제대로 흐르지 않아 해당 칩은 불량 처리됨.
또한 실리콘을 물리적으로 깎아내는 절대적인 시간이 필요하므로, 타 공정 대비 웨이퍼 처리 속도(Throughput)가 상대적으로 느리다는 구조적 한계가 존재함.
이러한 복합적인 변수들로 인해 식각 공정은 현재 첨단 메모리 반도체 생산 라인에서 주요 병목(Bottleneck) 구간 중 하나로 평가받고 있음.
■ GAA 트랜지스터 도입에 따른 식각 수요 변화
HBM 적층 외에도 최첨단 로직 반도체 공정에서 식각 장비의 중요도를 높이는 주요 기술적 변화로 GAA(Gate-All-Around) 트랜지스터의 도입이 있음.
반도체 회로 선폭이 3나노미터(nm) 이하로 미세화되면서, 기존의 핀펫(FinFET) 구조로는 전류의 누설을 효과적으로 통제하기 어려워졌음.
GAA는 전류가 흐르는 채널(Channel)의 4면을 게이트(Gate)가 완벽하게 감싸 안아 전류 제어력을 높인 차세대 트랜지스터 구조임.
현재 삼성전자, TSMC 등 주요 파운드리 기업들은 이 채널을 얇은 실리콘 판 형태인 나노시트(Nanosheet)로 여러 장 적층하는 방식을 채택하고 있음.
이 나노시트 구조를 구현하기 위해서는 실리콘 층 사이를 정밀하게 분리해 내는 ‘선택적 식각(Selective Etch)’ 공정이 필수적으로 수반됨.
평면형 구조에서 3차원 입체 구조로 트랜지스터의 형태가 진화함에 따라, 깎아내야 하는 면적과 요구되는 정밀도가 비례하여 상승함.
따라서 GAA 공정으로의 전환은 식각 장비의 사용 빈도와 기술적 의존도를 높이는 요인으로 작용함.
■ 어드밴스드 패키징 고도화와 장비 시장의 상관관계
AI 연산 효율을 높이기 위해 GPU와 HBM을 물리적으로 가깝게 배치하는 어드밴스드 패키징(Advanced Packaging) 기술 역시 식각 공정의 수요를 견인함.
과거의 패키징 공정은 완성된 칩을 보호하고 기판에 부착하는 후공정의 성격이 강했음.
그러나 현재는 실리콘 인터포저 위에서 여러 개의 칩을 초미세 배선으로 연결하여 하나의 거대한 시스템처럼 작동하게 만드는 고도의 기술이 요구됨.
이 과정에서 칩 간의 미세 배선(RDL)을 형성하고 추가적인 TSV 구조를 연결하기 위해 다수의 웨이퍼 가공 및 절연층 형성 작업이 진행됨.
복잡한 패키징 구조를 정밀하게 조립하기 위해서는 필연적으로 웨이퍼를 깎거나 형태를 다듬는 식각 공정이 반복적으로 투입되어야 함.
결과적으로 AI 가속기 생산량 증가는 HBM 생산 증가로 이어지며, 이는 다시 패키징 공정 내 식각 장비 가동률 상승이라는 연쇄 작용을 일으킴.
■ 램리서치(LRCX)의 매출 구조와 CSBG 부문의 역할
식각 장비 시장에서 높은 점유율을 보유한 주요 기업 중 하나가 미국의 램리서치(Lam Research)임.
식각 공정의 난이도 상승은 동사의 장비에 대한 전방 산업의 수요가 견조하게 유지될 수 있는 기술적 배경이 됨.
특히 램리서치의 사업 구조에서 주목할 만한 부분은 신규 장비 판매 외에 유지보수 및 서비스를 담당하는 CSBG(Customer Support Business Group) 부문임.
반도체 장비 산업은 전방 고객사(메모리 및 파운드리 기업)의 설비 투자 규모에 따라 실적 변동성이 크게 나타나는 전형적인 사이클(Cyclical) 산업임.
그러나 램리서치는 전 세계 반도체 제조 라인에 이미 10만 개 이상의 장비 챔버(Chamber) 인프라를 구축해 둔 상태임.
이 기설치된 장비들로부터 발생하는 소모성 부품(스페어 파츠) 교체, 소프트웨어 업그레이드, 공정 수율 최적화 서비스 등이 CSBG 부문의 주요 매출원임.
재무 지표를 살펴보면 2025년 3분기 총매출 47.2억 달러 중 CSBG 부문이 약 35%(16.8억 달러)를 차지했음.
이후 2026년 1월 분기 기준으로도 총매출 53.45억 달러 중 CSBG 매출이 약 20억 달러(약 37%)를 기록하며 일정한 비중을 유지하고 있음.
이러한 구조는 반도체 다운사이클 국면에서 신규 장비 발주가 감소하더라도, 전체 실적의 급격한 하락을 방어하는 완충재 역할을 수행함.
■ 투자 시 고려해야 할 위험 요인 및 사이클 특성
HBM과 차세대 공정의 수혜 기대감에도 불구하고, 반도체 장비 기업 투자 시에는 거시적인 산업 사이클의 본질을 인지해야 함.
식각 장비의 기술적 중요성이 아무리 높더라도, 글로벌 반도체 제조사들의 전체적인 자본 지출(CAPEX) 규모가 축소될 경우 단기적인 매출 성장은 제한될 수밖에 없음.
또한, 지정학적 갈등으로 인한 특정 국가로의 반도체 장비 수출 통제 이슈는 글로벌 장비 기업들의 실적에 예상치 못한 변수로 작용할 위험이 상존함.
경쟁 환경 측면에서도 어플라이드 머티어리얼즈(AMAT), 도쿄일렉트론(TEL) 등 타 장비 기업들과의 기술 개발 경쟁이 심화되고 있어 점유율 방어를 위한 지속적인 R&D 비용 지출이 요구됨.
CSBG 부문이 매출 변동성을 일부 완화해 주지만, 밸류에이션의 근본적인 확장은 결국 신규 장비의 수주 모멘텀에 크게 의존한다는 점을 유의해야 함.
기술적 한계 돌파를 위한 제조 공정의 복잡성 증가는 기업의 장기적인 성장 동력이 될 수 있으나, 단기적인 주가 변동성은 반도체 업황 전반의 흐름과 연동되어 나타날 가능성이 높음.
한 줄 요약. 반도체의 3차원 구조화(HBM, GAA, 패키징)로 식각 공정의 병목 현상이 심화되고 있으며, 램리서치는 CSBG 서비스 매출을 통해 장비 산업 고유의 변동성을 일부 상쇄하고 있다.
[면책조항]
본 글은 개인적인 투자 기록 및 기술적 분석일 뿐, 특정 종목에 대한 매수·매도 추천이 아님.
모든 투자의 최종 판단과 그에 따른 책임(수익 및 손실)은 전적으로 투자자 본인에게 귀속됨.
